【導(dǎo)讀】在當(dāng)今科技飛速發(fā)展的時(shí)代，半導(dǎo)體行業(yè)作為眾多前沿技術(shù)的基石，正面臨著前所未有的機(jī)遇與挑戰(zhàn)。隨著電子系統(tǒng)越來越復(fù)雜，芯片電路設(shè)計(jì)也變得更為復(fù)雜，這導(dǎo)致了更長的設(shè)計(jì)周期、更高的開發(fā)成本以及更大的錯(cuò)誤風(fēng)險(xiǎn)。
在當(dāng)今科技飛速發(fā)展的時(shí)代，半導(dǎo)體行業(yè)作為眾多前沿技術(shù)的基石，正面臨著前所未有的機(jī)遇與挑戰(zhàn)。隨著電子系統(tǒng)越來越復(fù)雜，芯片電路設(shè)計(jì)也變得更為復(fù)雜，這導(dǎo)致了更長的設(shè)計(jì)周期、更高的開發(fā)成本以及更大的錯(cuò)誤風(fēng)險(xiǎn)。
讓AI融入EDA
圖源：新思科技
以ASO.ai為例，作為通過AI所收益的設(shè)計(jì)模擬芯片工具。相比數(shù)字設(shè)計(jì)可利用抽象概念實(shí)現(xiàn)自動(dòng)化擴(kuò)展，而模擬設(shè)計(jì)因元素間復(fù)雜交互、眾多復(fù)雜設(shè)計(jì)指標(biāo)（如供電電流、信噪比等），難以像數(shù)字設(shè)計(jì)那樣從傳統(tǒng)優(yōu)化算法中受益。
其電路行為基于非線性器件模型，缺乏簡單代理函數(shù)，模擬過程本身也是迭代收斂的，無法從期望結(jié)果反向推導(dǎo)出電路特性，所以傳統(tǒng)上模擬設(shè)計(jì)主要依賴手動(dòng)操作，限制了對(duì)代工廠專業(yè)子節(jié)點(diǎn)的利用和市場(chǎng)機(jī)會(huì)的把握。
在傳統(tǒng)優(yōu)化算法在模擬設(shè)計(jì)中，只有當(dāng)期望結(jié)果能簡單建模且至少在排序上正確時(shí)才可行，但模擬電路的復(fù)雜性使這種情況很少見。
而ASO.ai能夠自動(dòng)將模擬設(shè)計(jì)從一個(gè)工藝節(jié)點(diǎn)遷移到另一個(gè)工藝節(jié)點(diǎn)。它通過自動(dòng)原理圖遷移和基于知識(shí)的自動(dòng)布局遷移，實(shí)現(xiàn)分層模擬IP的快速遷移。簡單來說，ASO.ai能夠幫助設(shè)計(jì)團(tuán)隊(duì)快速將模擬設(shè)計(jì)遷移到新的工藝節(jié)點(diǎn)，從而加速產(chǎn)品上市時(shí)間。
并且利用基于樣本的優(yōu)化系統(tǒng)，ASO.ai可以在多個(gè)測(cè)試平臺(tái)和數(shù)百個(gè)PVT（工藝、電壓、溫度）拐角中優(yōu)化復(fù)雜的模擬設(shè)計(jì)，快速收斂到符合工程規(guī)范的最佳設(shè)計(jì)點(diǎn)。
同時(shí)在布局感知設(shè)計(jì)優(yōu)化方面，ASO.ai可以實(shí)現(xiàn)多目標(biāo)優(yōu)化代理，在運(yùn)行過程中進(jìn)行學(xué)習(xí)，幫助工程師在多個(gè)測(cè)試中同時(shí)集中并進(jìn)一步優(yōu)化模擬設(shè)計(jì)。自動(dòng)化的設(shè)計(jì)遷移和優(yōu)化減少了對(duì)人工干預(yù)的依賴，降低了設(shè)計(jì)錯(cuò)誤的風(fēng)險(xiǎn)。通過AI的學(xué)習(xí)和優(yōu)化能力，使用ASO.ai能夠?qū)崿F(xiàn)更高質(zhì)量的設(shè)計(jì)結(jié)果。
ASO.ai可適用于需要高性能和高可靠性的模擬設(shè)計(jì)，如射頻、電源管理和信號(hào)鏈等領(lǐng)域的模擬IC設(shè)計(jì)。當(dāng)設(shè)計(jì)團(tuán)隊(duì)需要將現(xiàn)有的模擬設(shè)計(jì)遷移到新的工藝節(jié)點(diǎn)時(shí)，ASO.ai也可以提供強(qiáng)大的支持，簡化遷移過程，確保設(shè)計(jì)在新工藝節(jié)點(diǎn)下的性能和可靠性。
ASO.ai幫助客戶
如何應(yīng)對(duì)模擬IC復(fù)雜設(shè)計(jì)
在實(shí)際進(jìn)行模擬IC設(shè)計(jì)時(shí)，會(huì)遇到許多復(fù)雜問題。例如EDA算法推動(dòng)了數(shù)字設(shè)計(jì)發(fā)展，但模擬設(shè)計(jì)因傳統(tǒng)方法局限進(jìn)展緩慢。而AI優(yōu)化通過實(shí)際模擬實(shí)驗(yàn)學(xué)習(xí)和反饋收斂的方式，非常適合自動(dòng)化模擬電路設(shè)計(jì)過程，不僅在優(yōu)化環(huán)節(jié)體現(xiàn)價(jià)值，還在模擬電路節(jié)點(diǎn)遷移和設(shè)計(jì)流程各階段重新調(diào)整設(shè)計(jì)時(shí)發(fā)揮重要作用，有助于設(shè)計(jì)公司快速響應(yīng)市場(chǎng)機(jī)會(huì)，突破模擬設(shè)計(jì)復(fù)雜性障礙。
而在當(dāng)今半導(dǎo)體技術(shù)快速發(fā)展的背景下，GF（GlobalFoundries）借助新思科技的ASO.ai進(jìn)行模擬IC設(shè)計(jì)。GF擁有45RFSOI和22FDX等在量產(chǎn)中用于5G毫米波市場(chǎng)的工藝技術(shù)。其中45RFSOI是基于45nm工藝的SOI（PDSOI）技術(shù)，自2017年量產(chǎn)，在毫米波應(yīng)用中具有高傳輸功率、低損耗開關(guān)等優(yōu)勢(shì)；22FDX專為SoC應(yīng)用的RF/毫米波性能優(yōu)化，有高Ft和Fmax值、低寄生電容等特點(diǎn)。
在芯片設(shè)計(jì)電路優(yōu)化中，ASO.ai可以構(gòu)建學(xué)習(xí)數(shù)據(jù)庫和機(jī)器學(xué)習(xí)模型，跟蹤多工況和測(cè)試平臺(tái)下的實(shí)際依賴關(guān)系，輔助優(yōu)化器探索設(shè)計(jì)空間。
例如在22FDX上優(yōu)化28GHz PA時(shí)，可以分為三步，首先優(yōu)化DC電路偏置點(diǎn)，如設(shè)定VDD=1.75V時(shí)優(yōu)化VDOP和VDDL，通過參數(shù)化設(shè)計(jì)變量VGG1和VGG0并設(shè)置掃描范圍，經(jīng)多次迭代找到最優(yōu)值；接著優(yōu)化PA穩(wěn)定性，通過在PrimeWave中添加表達(dá)式測(cè)量Kf值并設(shè)定目標(biāo)，選擇相關(guān)電容（如中和電容C0和柵極電容CP）作為設(shè)計(jì)參數(shù)化對(duì)象進(jìn)行優(yōu)化；最后優(yōu)化包括功率附加效率（PAE）在內(nèi)的大信號(hào)分析指標(biāo)，更新前兩步的最優(yōu)值后進(jìn)行諧波平衡分析，判斷是否需進(jìn)一步優(yōu)化。整個(gè)過程中，ASO.ai可以依據(jù)學(xué)習(xí)數(shù)據(jù)庫和模型不斷調(diào)整模擬實(shí)驗(yàn)，快速收斂到符合設(shè)計(jì)規(guī)范的結(jié)果。
使用ASO.ai設(shè)計(jì)后，GF發(fā)現(xiàn)28GHz PA在22FDX工藝上相比45RFSOI表現(xiàn)出相似或更好性能。如增益從16dB提升到17dB，帶寬從12.5GHz調(diào)整到11.5GHz，電源電壓從1.8V降為1.75V，峰值PAE從48.3%變?yōu)?6%，CW Psat從18.8dBm提高到20dBm。
在設(shè)計(jì)效率上，傳統(tǒng)手動(dòng)遷移和優(yōu)化需約1-2個(gè)月完成前端設(shè)計(jì)/分析及1個(gè)月完成布局，而使用該自動(dòng)化流程僅需幾天，顯著提高了生產(chǎn)力，體現(xiàn)了ASO.ai在GF模擬IC設(shè)計(jì)中從45RFSOI到22FDX工藝遷移的高效性和有效性。
圖源：新思科技
不僅是GF，Credo Semiconductor在使用ASO.ai也實(shí)現(xiàn)了更高效率。據(jù)公開報(bào)道顯示，Credo 使用ASO.ai將VCO設(shè)計(jì)從5nm遷移到7nm時(shí)，遷移工作量從數(shù)周縮短至幾小時(shí)，生產(chǎn)力提高達(dá)100倍。遷移后的設(shè)計(jì)用基于ASO.ai的優(yōu)化器優(yōu)化，約在2小時(shí)內(nèi)完成超10000次搜索，而在過去需要數(shù)天甚至數(shù)周。
小結(jié)
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
