【導(dǎo)讀】作為一個系統(tǒng)設(shè)計工程師，經(jīng)常會遇到這個問題：是選用ASIC還是FPGA？讓我們來看一看這兩者有什么不同。在明白他們的不同后，工程師就可以知道在系統(tǒng)設(shè)計中的如何選擇半導(dǎo)體器件：ASIC，還是FPGA？
所謂ASIC，是專用集成電路（Application Specific Integrated Circuit）的簡稱，電子產(chǎn)品中，應(yīng)用非常廣泛。ASIC的功能是固定的，它是為了專一功能而生。
FPGA取自Field Programmable Gate Array，譯為“現(xiàn)場（Field）可編程（Programmable）邏輯陣列（Gate Array）”。FPGA是可以反復(fù)編程的邏輯器件。簡單說，用戶可通過硬件描述語言完成的電路設(shè)計，再經(jīng)綜合與布局，可產(chǎn)生數(shù)據(jù)流文件，最后編程下載到 FPGA 上進(jìn)行測試。這個流程與ASlC在前面的流程基本一致，后面ASlC則是生成掩模，投片生產(chǎn)晶圓，封裝和測試，拿到專用的芯片。
采用FPGA設(shè)計，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 FPGA與ASIC電路設(shè)計相比，周期短、風(fēng)險小。所以用戶要考慮的因素主要是生產(chǎn)成本。在討論成本因素以前，先講一講常聽到的有關(guān)FPGA的幾個誤區(qū)：
1)“擔(dān)心產(chǎn)品安全性，目前主流的FPGA都是用片外的PROM或者FLASH存儲代碼，上電時從片外存儲器讀入到內(nèi)部SRAM的方式，這種方式代碼很容易被拷貝。”(-轉(zhuǎn)自網(wǎng)上刊物)
事實(shí)上目前市場上所有使用片外存儲器讀入到內(nèi)部SRAM或者使用外部CPU對器件編程的FPGA都提供編程數(shù)據(jù)流文件加密功能。以高云的GW2A家族為例，器件上提供了128位的非易失性存儲器做為用戶密鑰。編程數(shù)據(jù)流文件在由軟件工具生成的時候用戶可以選擇使用密鑰對其加密。加密算法為國際普遍使用的算法。在FPGA器件收到加密的數(shù)據(jù)流文件時會自動解密并加載到器件中。整個過程非常安全。可以想像如今在華爾街的金融機(jī)構(gòu)已經(jīng)用FPGA構(gòu)建系統(tǒng)來代替大型計算機(jī)，如果沒有過硬的安全認(rèn)可，是不可思議的。
高云FPGA芯片
2)“由于是采用SRAM的方式來執(zhí)行邏輯，在受到強(qiáng)干擾，輻射等惡劣條件影響下，內(nèi)部的邏輯位有可能發(fā)生一次性變更，有可能導(dǎo)致邏輯功能的失效，唯一恢復(fù)的辦法就是重新上電。這對于那些對安全性，可靠性有要求的應(yīng)用來說尤其不利。”(-轉(zhuǎn)自網(wǎng)上刊物)
在特殊條件下工作的FPGA有很多種方式來應(yīng)對強(qiáng)干擾，輻射等惡劣條件影響。而這些影響對于ASIC器件也是一樣的，只是程度上有些區(qū)別。常用的方式有采用特殊工藝如Silicon On Insulator(SOI)或者用設(shè)計方式加固SRAM單元。事實(shí)上在航空，航天等惡劣條件下工作的系統(tǒng)正在廣泛使用FPGA。
3)“FPGA具有相對高得多的功耗，限制了產(chǎn)品的應(yīng)用范圍，增加了產(chǎn)品電源設(shè)計的難度及成本。”(-轉(zhuǎn)自網(wǎng)上刊物)
在近年發(fā)布的FPGA產(chǎn)品中有一個重要分支就是低功耗FPGA。目標(biāo)市場是手機(jī)，可穿戴設(shè)備等移動設(shè)備。目前聽到多個成功應(yīng)用的案例如谷歌眼鏡。總之FPGA產(chǎn)品多樣化。可以在規(guī)模，功能，性能，及功耗中選擇到最適合你的系統(tǒng)設(shè)計。
現(xiàn)在我們看一看成本的比較。有這樣一個誤區(qū)：“為了達(dá)到同樣的系統(tǒng)性能，F(xiàn)PGA必須選擇比ASIC更先進(jìn)的工藝。這也就意味著FPGA 硅片應(yīng)用成本遠(yuǎn)高于ASIC。”讓我們看一看它們的成本有哪些。前面我們已經(jīng)提到了FPGA與ASIC前面的設(shè)計流程是一樣的，我們可以簡化這個比較，認(rèn)為兩者的研發(fā)成本相同。（實(shí)際上是有區(qū)別的，主要是工具價格差別很大。FPGA工具基本上都是廠家免費(fèi)的，而ASIC的設(shè)計工具動輒百萬美元。）在設(shè)計完成之后，F(xiàn)PGA這時的成本就是器件的單個成本了。應(yīng)該包括廠家晶圓，封裝和測試費(fèi)用再加上毛利。ASIC這時的成本要包括一次性工程費(fèi)用（英文：Non-recurring engineering，NRE）和芯片成本，應(yīng)該包括廠家晶圓，封裝和測試費(fèi)。我們會發(fā)現(xiàn)，整體成本可以用下圖來表示：
從上圖可以看出，F(xiàn)PGA由于沒有NRE，在用量較小的時候成本優(yōu)勢明顯。由于FPGA單個芯片成本高于ASIC，所以有較大斜率。在決定點(diǎn)位置以后，ASIC開始有成本優(yōu)勢。所以從成本因速考慮選用FPGA還是ASIC，與用量有很大關(guān)系。
上圖也顯示了半導(dǎo)體工藝進(jìn)步的影響。芯片的密度在根據(jù)摩爾定律(Moore’s Law)增加，這是由于晶圓制造更前端的掩膜(Mask)成本成指數(shù)級上升，晶圓制造更后端的封裝成本、人力成本要么不變，要么由于芯片復(fù)雜度增加。對于一個受管腳數(shù)目限制的芯片，單個FPGA的成本已經(jīng)與ASIC相同了。這樣就造成了上圖虛線所代表的新的成本線。我們可以看到“決定點(diǎn)”在迅速上移。這就意味著FPGA的應(yīng)用空間在不斷擴(kuò)大。
根據(jù)IDC的調(diào)查報告，2011年采用ASIC的設(shè)計減少至2,313項(xiàng)，較2002年下滑了6%。特別是在有線通訊設(shè)計領(lǐng)域，2011年的ASIC僅442項(xiàng)，明顯減少了近兩倍，并較2002年更少11%。而另一項(xiàng)由Altera提供的研究，一家市場研究公司估計開發(fā)一款28納米ASIC的成本約8千萬美元，而一款20納米ASIC的開發(fā)成本更高達(dá)1億600千萬美元。
高云的GW2A家族特別把降低用戶使用成本作為優(yōu)先考慮。在同等密度的FPGA中提供了最多IO數(shù)。成為業(yè)界的領(lǐng)先者。器件采用臺積電（TSMC）的55納米工藝，邏輯單元從18K LUT到55K LUT，多達(dá)5兆位的存貯器塊能夠提供多種模式、多種深寬度配置及單雙端口的讀寫操作；多達(dá)80個18X18的DSP模塊，可進(jìn)行高速的加法、減法、乘法及累積算法；498個數(shù)字單端輸入輸出，可支持從1.2V到3.3V的輸出電壓，驅(qū)動電流可配置，多種廣泛應(yīng)用的輸入輸出協(xié)議如LVTTL、LVCOMS、PCI、STL、SSTL、RSDS、LVDS等；多達(dá)8個通用鎖相環(huán)工作范圍從3MHz到500MHz并提供多種用戶時鐘操作模式；動態(tài)I/O bank控制器的獨(dú)立模塊的待機(jī)工作模式以及更低的工作電壓；支持廣泛的接口標(biāo)準(zhǔn)，包括DDR2、DDR3、ADC、視頻、SPI4等。可提供多種封裝，包括：PBGA256、PBGA484、PBGA672、PBGA1156，將來可根據(jù)用戶需求，提供更多封裝類型。
