中心議題：
- 一種新型嵌入式系統(tǒng)電源監(jiān)控模塊設(shè)計(jì)
隨著便攜式，單兵背負(fù)式設(shè)備在過去幾十年的迅猛發(fā)展，如何能夠在有限的板級(jí)空間內(nèi)最大的集成各種電源輸出并對(duì)其進(jìn)行非常精確的控制管理便成了每一個(gè)硬件工程師不得不面對(duì)的一個(gè)問題。低壓差，高效率，平穩(wěn)的動(dòng)態(tài)響應(yīng)，穩(wěn)定純凈的電壓輸出同時(shí)還要能夠有效的抑制來自公共電網(wǎng)上非常“臟”的噪聲影響等等這些一個(gè)比一個(gè)苛刻的指標(biāo)要求，卻是為一個(gè)優(yōu)秀的完備的電子系統(tǒng)構(gòu)成了穩(wěn)定安全運(yùn)行的能源供給平臺(tái)。而以往業(yè)界的標(biāo)準(zhǔn)芯片如LM317和LM340再也無法滿足我們?nèi)招略庐惖囊罅耍@里介紹一種好用的LDO穩(wěn)壓芯片，例如適合在數(shù)字領(lǐng)域的ADP170和ADP1706以及在模擬射頻領(lǐng)域的ADP121和ADP130這幾款片子便成為我們?cè)O(shè)計(jì)電源管理系統(tǒng)的重要選擇。
LDO由參考電壓（band refence），誤差放大器，反饋電阻分壓網(wǎng)絡(luò)，以及傳輸晶體管（pass transistor）這幾大部分構(gòu)成。具體結(jié)構(gòu)框圖如下圖1所以。
圖一 采用低壓差技術(shù)穩(wěn)定輸出電壓的LDO框圖
輸出電流I（L） 的大小由負(fù)載決定但通過傳輸晶體管（pass transistor）提供。傳輸晶體管的柵極（我們這里假定是PMOS管距離）電壓大小由誤差放大器（即error amplifier）的輸出控制。來自電阻分壓網(wǎng)絡(luò)的反饋電壓與由帶隙基準(zhǔn)參考源產(chǎn)生的標(biāo)準(zhǔn)參考電壓作比較進(jìn)而產(chǎn)生誤差放大器的輸入信號(hào)。如果分壓網(wǎng)絡(luò)的反饋電壓大于參考源電壓，由于這里的反饋電壓接在放大器的反相端，那么此時(shí)的誤差放大器輸出則為一個(gè)負(fù)值，從而使得傳輸晶體管控制電壓減小，用以調(diào)控更小的輸出電流通過電阻分壓器降低反饋電壓，這個(gè)一個(gè)反饋環(huán)路的形成最終在誤差放大器的輸入端讓反饋電壓和參考源電壓相等，將輸出電壓穩(wěn)定在一個(gè)固定值。
從電源管理系統(tǒng)的角度看負(fù)載，負(fù)載大小不一，相位不同。與此同時(shí)，這樣的負(fù)載確是時(shí)變的，為了達(dá)到整個(gè)系統(tǒng)的低碳節(jié)能，智能化的動(dòng)態(tài)的“使能”負(fù)載是一種重要的手段。一個(gè)龐大的系統(tǒng)特別是便攜式設(shè)備中（如圖2所示），在同一時(shí)刻或者
圖2 便攜式系統(tǒng)中的電源管理模塊
同一段時(shí)間內(nèi)，并不是每一部分的電路都滿負(fù)荷工作。因此，通過對(duì)各種不同負(fù)載在不能時(shí)間戳內(nèi)的順序“使能”是必要的，畢竟電池的能量是有限的。
若是給一個(gè)數(shù)字系統(tǒng)（例如微處理器或者DSP）供給電能，這樣的電源負(fù)載具有非常重要的一種特性即必須適應(yīng)其快速變化的瞬時(shí)電流。我們大家都知道，無論是MCU還是DSP，并不是一直出于工作狀態(tài)的。有時(shí)使能，進(jìn)行全負(fù)荷的工作，有時(shí)即使被使能，也只是一部分電路處于工作狀態(tài)，而剩余部分則為了節(jié)省能量休眠。針對(duì)為其供給能量的電源芯片來說，每一次的狀態(tài)切換負(fù)載呈現(xiàn)出的阻抗無論是在虛部還是實(shí)部都有比較明顯的不同，同時(shí)每一種狀態(tài)之間的變化在時(shí)間上來說是非常迅速的，這種特性造就了負(fù)載的電流跳變是非常快的，提高了電源芯片對(duì)負(fù)載變化的瞬態(tài)響應(yīng)要求。像ADP170和ADP1706這類數(shù)字線性穩(wěn)壓器設(shè)計(jì)用于支持系統(tǒng)的主要數(shù)字要求，通常是微處理器內(nèi)核和系統(tǒng)輸入/輸出（I/O）電路。
如何能夠抗擊噪聲的干擾同時(shí)具有對(duì)較高電源紋波抑制一直是模擬系統(tǒng)設(shè)計(jì)需要注意的地方，對(duì)于電源管理系統(tǒng)來說，也不例外。大家都知道，公共電網(wǎng)里面的是很“臟”的，里面包含有非常多的噪聲，何如能夠有效的抑制來自上游電源雜波干擾，是一個(gè)電源管理系統(tǒng)（PMS）所要考慮的重要方面。同時(shí)自身不應(yīng)該增添過多的噪聲，從而對(duì)下游的供給負(fù)載造成不必要的影響。模擬穩(wěn)壓器噪聲用電壓有效值（rms）來衡量，當(dāng)用于敏感電路時(shí)，應(yīng)低于35 mV。PSRR反映LDO抑制電源線上的上游噪聲的能力，應(yīng)高于60 dB。超低噪聲LDO ADP150具有9 mV的輸出噪聲和70 dB的PSRR，是為敏感模擬電路供電的理想電源器件。增加外部濾波器或旁路電容也可以減小噪聲，但會(huì)增加成本和PCB尺寸。仔細(xì)和靈活的LDO內(nèi)部設(shè)計(jì)也有助于降噪和電源噪聲抑制。
最后，我們?cè)谑褂肔DO片子的時(shí)候一定要注意相關(guān)的參數(shù)。例如如環(huán)境和結(jié)點(diǎn)溫度范圍、負(fù)載變化、瞬態(tài)信號(hào)的上升和下降時(shí)間以及帶寬等等。
