【導讀】多相耦合電感器是一項很有前景的技術，由于每個耦合相內的電流紋波得到消除，為系統帶來了顯著的優勢。而令人意想不到的是，無論是耦合電感器還是非耦合電感器，多相降壓轉換器的總輸出電流紋波都是相同的。本文重點探討輸出電流紋波的考量因素，以及影響輸出電壓紋波和整體轉換器性能的具體細節。
摘要
多相耦合電感器是一項很有前景的技術，由于每個耦合相內的電流紋波得到消除，為系統帶來了顯著的優勢。而令人意想不到的是，無論是耦合電感器還是非耦合電感器，多相降壓轉換器的總輸出電流紋波都是相同的。本文重點探討輸出電流紋波的考量因素，以及影響輸出電壓紋波和整體轉換器性能的具體細節。
簡介
多相降壓轉換器是廣泛用于具有高輸出電流的降壓型應用的拓撲結構。基于這種電路的電壓調節器可用于服務器、人工智能、數據中心、云計算、通信、汽車等領域。
電感器中的電流紋波是影響設計方案選擇的重要參數，它會影響效率、輸出電壓紋波、瞬態性能、解決方案尺寸和其他性能指標。本文將重點討論這些關于電流紋波的考量因素。
采用分立電感(DL)的傳統多相降壓轉換器如圖1a所示。圖1b顯示了用耦合電感(CL)替代DL的替代方法1-9。為實現波形的良好交錯，確保所有轉換器相位（1至Nph）之間的相移非常重要。這種相移通?？梢宰畲笙薅鹊販p少進入輸出電容Co的總輸出電流紋波，從而最大限度地減少輸出電壓紋波。另外，還需要適當的相移才能獲得CL的理想性能。
常規降壓轉換器各相的電流紋波可由公式1求出，其中占空比D = VOUT/VIN，VOUT為輸出電壓，VIN為輸入電壓，L為電感值，Fs為開關頻率。假設將分立電感替換為具有相同值（L，現為漏感）的耦合電感并增加互感Lm，則CL中的電流紋波可表示為公式26。品質因數(FOM)表示為公式3，其中Nph是耦合相的數量，ρ是耦合系數（公式4），j是定義占空比適用區間的運行指數（公式5）。
圖1.多相降壓轉換器，采用(a)分立電感DL和(b)耦合電感CL。
一般來說，CL展現出更大的FOM6，表明與DL（公式1）相比，在電流紋波消除（公式2）方面具有明顯優勢。換言之，電感L的相同瞬態性能將導致使用CL時的電流紋波明顯變小，從而有可能降低Fs以實現更高的效率?；蛘?，可以降低電感值以獲得更快的瞬態響應和更小的磁性和輸出電容。因此，可以在多個方面利用CL的優勢，例如減小解決方案尺寸或顯著提高效率。
輸出端的總電流紋波
當多個電感電流流入同一網絡時，交錯式多相轉換器具有降低總電流紋波的優勢10,11。對于多相降壓轉換器，通?？梢詼p少流入輸出電容(Co)的總交流電（公式6）。降低輸出電容中的交流電通常是有益的，因為這樣可以降低輸出電壓紋波并略微提高效率。此外，還可以觀察到輸入電容紋波的改善。然而，本文主要關注電感中的電流紋波及其對輸出的影響。
DL相位的電流紋波（公式1）在D = 0.5時將具有最大幅度。用最差值進行歸一化（公式6）可以消除電壓、頻率和電感，并繪制歸一化（相對）總電流紋波曲線，作為占空比的函數（公式7）。當然，前提是假設所有消除的電路條件保持不變。
多相降壓轉換器中的總歸一化輸出電流紋波用公式7表示，并在圖2中直觀顯示。值得注意的是，當Nph = 1時，等于單相電流紋波，這與預期一致。當更多相（1至Nph）并聯且各相之間的相移為360/Nph度時，通常會產生相應更高的輸出電流和功率。然而，圖2顯示，進入輸出電容的總電流紋波同時急劇下降。這凸顯了交錯多相的優勢之一，即可以獲得更好的系統性能，這適用于DL和CL配置。雖然非耦合DL和CL各相內的電流波形可能看起來不同，但總電流（多相降壓轉換器中的總輸出電流）呈現相同的波形。事實上，公式6和7對DL和CL降壓轉換器都適用（不同的是CL需要Nph > 1）。圖3、圖4和圖5顯示了降壓轉換器六個相中的仿真電流紋波，其中VIN = 12 V、VOUT = 1.0 V (D = 0.0833)、L = 50 nH、Fs = 600 kHz。底部的紅色曲線代表輸出端的六相電流紋波。圖3a對應于分立電感的情況Lm = 0 (DL = 50 nH)，圖3b引入了較小的Lm = 20 nH (CL = 6× 50 nH)。進一步增加耦合，圖4a的Lm = 50 nH，圖4b的Lm = 200 nH。后者對應于現成的六相耦合電感CL1010V1-6-R050-R：CL = 6×50 nH，Lm = 200 nH。最后，值得注意的是，圖5a和圖5b所描繪的情況其實不切實際，因為分別實現非常大的Lm = 1 μH和Lm = 10 μH異常困難。
圖2.多相降壓轉換器中的歸一化總輸出電流紋波(7)是占空比D的函數。
圖3.6相12 V至1.0 V降壓轉換器的單個電感電流（頂部）和總輸出電流（底部紅色曲線），其中Fs = 600 kHz：(a)分立DL = 50 nH (Lm = 0)，(b) CL = 6× 50 nH，且Lm = 20 nH。為了清楚起見，突出顯示了第一個相位的電流I (L1)。對于任何Lm值，輸出電流紋波均為相同的16.6 A。
圖4.6相12 V至1.0 V降壓轉換器的單個電感電流（頂部）和總輸出電流（底部紅色曲線），其中Fs = 600 kHz：(a) CL = 6× 50 nH，Lm = 50 nH，(b) CL = 6× 50 nH，且Lm = 200 nH。為了清楚起見，突出顯示了第一個相位的電流I (L1)。對于任何Lm值，輸出電流紋波均為相同的16.6 A。
圖5.6相12 V至1.0 V降壓轉換器的單個電感電流（頂部）和總輸出電流（底部紅色曲線），其中Fs = 600 kHz：(a) CL = 6× 50 nH，Lm = 1 μH，(b) CL = 6× 50 nH，且Lm = 10 μH。為了清楚起見，突出顯示了第一個相位的電流I (L1)。對于任何Lm值，輸出電流紋波均為相同的16.6 A。
在CL中，電流紋波消除所帶來的優勢顯而易見。隨著互感的增加，每相的紋波電流急劇減小，直至達到“效益遞減”，此時Lm的進一步增加會使電流紋波以越來越小的速率降低。設計過大的Lm時，例如圖5中的1 μH或10 μH，也會明顯影響CL尺寸，并且很可能影響DCR，因此繪制這些情況只是為了顯示電流紋波趨勢。
比較DL = 50 nH（圖3a）和CL = 6× 50 nH與Lm = 200 nH（圖4a）之間的相位電流幅度，可發現電流紋波顯著減少，減少為約四分之一（從30.63 A降至7.7 A）。不過，請注意，表示所有相位的總輸出電流紋波的底部紅色曲線對于任何Lm值（包括圖3a中的Lm = 0）都保持不變，即使相位電流波形非常不同。圖3至圖5中仿真紋波波形的峰峰值幅度與圖6中繪制的計算電流紋波(1)、(2)和(6)一致。對于給定的條件VIN = 12 V、Nph = 6和Fs = 600 kHz，無論Lm值為何，所有六個相位的總輸出電流紋波都保持不變，并且當VOUT = 1.0 V時，等于16.6 A。理解這一現象的一種方法是認識到隨著Lm值的增加，電流紋波會減小，從而導致相位電流變得更加相似。因此，它們的峰值實際上加起來等于輸出。可以近似地認為，耦合將相位紋波降低了約Nph倍，但隨后Nph個相似的紋波峰值在輸出端相加，從而產生相同的總輸出電流紋波。這在圖5中尤為明顯，其中顯示了Lm非常大的波形?？梢杂^察到，對于相同的電感值，交錯相位的總電流紋波消除保持一致。然而，這種消除發生的方式是有區別的。如果是DL，主要發生在輸出網絡中。另一方面，耦合電感的存在允許很大一部分交錯和紋波消除向上游傳播到每個單獨的相位電流中。
圖6.計算六相VIN = 12 V降壓(Fs = 600 kHz)的電流紋波與VOUT的關系，使用50 nH的電感和不同的Lm值?？傒敵鲭娏骷y波顯示為綠色，所有Lm值均相同。
請注意，圖6中的所有曲線都對應于相同的最大電流擺率限制（因此也是瞬態的），由每個相位的50 nH電感值定義。
輸出電壓紋波
對輸出電壓紋波的簡單理解是，假設總輸出電流紋波通過輸出電容組的有效等效串聯電阻(ESR)，導致成正比的壓降。該壓降表現為轉換器輸出端的穩態電壓波形。更詳細的分析需要考慮每個輸出電容中的實際電容以及電容寄生和布局寄生。然而，一般預期是輸出端的總電流紋波越高，輸出電壓紋波就越高。這可能會成為CL的限制因素。圖3至圖5顯示了同類條件下的相位電流紋波比較，表明相同電感值具有相同的總輸出電流紋波。然而，在實際應用中，圖3a所示的30.6 A的DL紋波可能超出每相30 A至50 A負載電流的典型目標范圍。在這種情況下，Fs會更高或DL值會增加。為了利用CL的優勢，通常需要在DL和CL設計之間保持相當（且可接受）的相位電流紋波。CL的優勢體現在明顯更低的Fs，可實現更高的效率，或體現在更小的電感值，有利于加快瞬態響應并減小輸出電容的尺寸8。這意味著，雖然DL和CL之間的相內電流紋波相當，但CL解決方案的總輸出電流紋波可能更高。
然而，有幾個因素需要考慮。典型的多相解決方案通常將功率級按順序排列，然后是電感和輸出電容。此類布局在使用CL時同樣適用。因此，VOUT網絡不是仿真中的單個連接點，而是相位電流以不同距離注入的分布式網絡。電容也沿著這一排VOUT電感引線分布，并且在它們內部和之間有相關的寄生效應。布局和輸出電容中的寄生分布式網絡可以更快速、有效地濾除遠距離相位的波形。因此，單個電容從附近的VOUT電感引腳傳導的電流紋波比從較遠的引腳傳導的電流紋波要多。由于陶瓷電容通常在1 MHz至2 MHz以上具有最小阻抗，因此與每個開關周期具有多個電流峰值的波形（例如，CL；圖4b）相比，主Fs < 1 MHz的諧波（DL，圖3a）衰減的更少。此外，考慮到輸出電容的ESL和ESR產生的極點以及布局寄生，預計具有較高頻率內容的波形的衰減也會更大。
另一個因素是，盡管CL的總輸出電流紋波在數學上可能大于DL的電流紋波，但局部相位電流相當，實際上CL相位波紋電流的幅度通常會小一些。CL可有效地將輸出VOUT網絡（如果是DL）的電流紋波消除提升到每個開關相位。
圖7顯示了多相降壓轉換器的典型組件位置和布局，其中輸出電壓軌提供給某些CPU或GPU負載（大矩形輪廓所示為插座區域）。輸出電容陣列位于指定的負載區域下方。
圖7.采用多相降壓的電路板布局。六個分立電感有負載。
圖8顯示了以下條件下圖7中負載插座中間電壓感應點的VOUT電壓紋波：VIN = 12V，VOUT = 1V，Fs = 600kHz。最初，DL = 100 nH加載到電壓調節器的六個相位中，導致最大電壓紋波為10.11 mV（圖8a）。放置CL = 6× 100 nH會導致測量值略有改善，最大為10.05 mV（圖8b）。然后，為改善瞬態響應，將CL = 6× 50 nH加載到電感位置，結果僅發現紋波略有增加，為14.91 mV（圖8c）。這是一個可以忽略不計的增加，特別是考慮到最小輸出電容的典型限制因素是快速瞬態條件，而不是VOUT紋波。
圖8.CPU插座中VOUT感測端的6相降壓（12 V至1 V，600 kHz）的VOUT紋波：(a) DL = 100 nH，最大值10.11 mV，(b) CL = 6× 100 nH，最大值10.05 mV，(c) CL = 6× 50 nH，最大值14.91 mV。
CL = 6× 50 nH的相位電流紋波僅為7.7 A，如圖4b或圖6所示。通過將值增加到DL = 100 nH來降低DL = 50 nH時的30.6 A高電流紋波，會導致按比例減少到15.3 A，這是一種改善（但瞬態響應會受影響）。然而，它仍然是CL = 6× 50 nH紋波的兩倍。因此，選擇DL = 100 nH仍會影響效率。
瞬態性能
由于6相CL = 6× 50 nH在電流紋波方面比具有相似瞬態性能的DL = 50 nH有著很大優勢，因此分立電感的值增加到DL = 100 nH，至少一定程度上可以降低與CL = 6× 50 nH的紋波差異。圖9比較了產生的瞬態響應。
測量是在相同的條件下進行的：VIN = 12 V、VOUT = 1 V、Fs = 600 kHz。為了展示輸出電壓的欠沖和過沖，負載線設置更改為較小的壓降0.132 mΩ。展示電壓過沖的方法比移除一些輸出電容的方法更簡單。正如預期一樣，當VOUT較低時（例如，VOUT < VIN/2），輸出電壓的峰峰值瞬態性能主要受過沖影響。
對于240 A（每相40 A）的負載階躍，輸出電壓峰峰值為dVOUT = 81.2 mV (CL = 6× 50 nH)（圖9a），dVOUT = 153.3 mV (DL = 100 nH)（圖9b）。注意圖9中波形頂部的PWM信號：即使反饋回路不是瞬時的，但過沖現象與PWM脈沖的完全缺失相對應。這意味著所有相位都被拉低而沒有發生任何開關事件，并且瞬態性能僅受電感本身的電流擺率的限制。因此，CL = 6× 50 nH和DL = 100 nH之間測得的輸出電壓峰峰值才有約2倍的差異。
圖9.6相降壓轉換器的瞬態性能，其中VIN = 12 V、VOUT = 1 V、Fs = 600 kHz，負載階躍為240 A：(a) CL = 6×50 nH，(b) DL = 100 nH。相同的電路板、相同的輸出電容和相同的負載線設置降低至0.132 mΩ。
從圖9的波形可見，VOUT紋波不是問題所在，因為劇烈的瞬態擺幅是影響輸出電壓峰峰值的主要原因。最小輸出電容取決于瞬態規范，而不是VOUT紋波。
在實際應用中，與CL = 6× 50 nH相比，較慢的DL = 100 nH將需要接近2倍的輸出電容才能滿足相同的VOUT峰峰值瞬態規范。同時，如果使用相同的開關頻率，DL = 100 nH仍將具有2倍大的電流紋波。這可能會因兩個原因而影響效率：要么是由于較大的電流紋波導致整個電路的電流波形的rms增加以及DL中的交流損耗增加，要么是由于需要更高的開關頻率來減少紋波，從而導致開關損耗相應增加。
結論
與傳統方法相比，耦合電感技術可實現多種系統優勢，并且這些優勢可針對許多不同的優先級和應用進行優化8-10。然而，一個有趣但違反直覺的事實是，對于具有相同電感值的分立電感和耦合電感，多相降壓轉換器的總電流紋波是相同的。利用CL的優勢時，通常會使總輸出電流紋波增加，但會減少每個相位的電流紋波。然而，這種潛在的問題通?？梢酝ㄟ^一些方法減輕，例如通過CL有效地將相位交錯從轉換器輸出上游拉到每個相位，以及通過分布式Co槽的濾波特性。換言之，即使是有意增加基于CL的解決方案的總輸出電流紋波，與DL相比，它也能更好地分散在不同相位的物理隔離的VOUT引線之間。此外，CL的各個相位電流通常具有較高的頻率分量和較低的峰峰值，因此它們通常在輸出電容和布局寄生的分布式網絡中進行更好的濾波。當利用CL優勢實現更好的瞬態響應或效率時，這通常會導致VOUT紋波略微增加。
在許多多相應用中，輸出電容的最小值通常取決于又快又大的瞬態階躍規范，而不是出于對VOUT紋波的考慮。這使得關于總電流紋波的考量變得更加不重要。隨著相數(Nph)的增加以滿足更大的負載電流規范，需要注意一個總體趨勢：瞬態階躍預計會隨著Nph成比例增長，從而導致所需最小輸出電容成比例增加。然而，隨著并聯交錯相位的增加，輸出端的總電流紋波顯著減小。DL和CL均如此，因此關于輸出電壓紋波的考量也變得不那么重要。由于CL解決方案通常與更快的瞬態和/或更高的效率相關，因此總輸出電流紋波的潛在增加通常不是一個重要的設計因素。然而，在具有緩慢瞬態響應和低Nph的應用中，檢查VOUT紋波性能是一種很好的做法，因為在這類應用中，VOUT紋波是決定所需最小輸出電容的主要因素，而不是瞬態響應。
參考文獻
1 Aaron M. Schultz和Charles R. Sullivan?！皫я詈细袘@組的電壓轉換器及相關方法”。美國專利6,362,986，2001年3月。
2 Jieli Li。 “DC-DC轉換器中的耦合電感設計”。碩士論文，達特茅斯學院，2001年12月。
3 Pit-Leong Wong、Peng Xu、P. Yang和FC Lee。 “采用耦合電感的交錯VRM的性能改進”。《IEEE電源電子會刊》，第16卷第4期，2001年7月。
4 Yan Dong。 “負載點應用中多相耦合電感降壓轉換器的研究”。博士論文，弗吉尼亞理工學院暨州立大學，2009年7月。
5 Alexandr Ikriannikov和Di Yao。“解決耦合電感中的鐵損問題”。Electronic Design News，2016年12月。
6 “耦合電感的基礎知識和優勢”。ADI公司，2022年10月。
7 Alexandr Ikriannikov?！岸嘞郉C-DC應用中磁元件的演變和比較”。IEEE應用電源電子會議，2023年3月。
8 Alexandr Ikriannikov和Di Yao?！安捎枚嘞啻旁霓D換器：TLVR與CL和新穎優化結構之比較”。PCIM Europe，2023年5月。
9 Alexandr Ikriannikov和Brad Xiao?！皫щ姼械亩嘞噢D換器的廣義FOM”。IEEE ECCE 2023，2023年10月。
10 Brett Miwa。“高密度電源的交錯轉換技術”。博士論文，麻省理工學院，1992年5月。
11 Tim Hegarty?！岸嘞嘟祲恨D換器的優點”。EE Times，2007年11月。
（來源：ADI公司，作者：Alexandr Ikriannikov，通信和云電源團隊的研究員）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
意法半導體公布2024年第四季度及全年財報和電話會議時間安排
