【導讀】一款單個測試電路可“執行對任何運算放大器全面檢查所需的所有標準DC測試”。單個測試電路在那個時候可能夠用，但今天并非如此，因為現代運算放大器具有更全面的規范。因此，單個測試電路不再包攬所有DC測試。
一款單個測試電路可“執行對任何運算放大器全面檢查所需的所有標準DC測試”。單個測試電路在那個時候可能夠用，但今天并非如此，因為現代運算放大器具有更全面的規范。因此，單個測試電路不再包攬所有DC測試。
現在經常使用三種測試電路拓撲對運算放大器DC參數進行工作臺及生產測試。這三種拓撲為(1)雙運算放大器測試環路、(2)自測試環路(有時稱故障求和點測 試環路)和(3)三運算放大器環路。您可使用這些電路測試DC參數，其中包括靜態電流(IQ)、電壓失調(VOS)、電源抑制比(PSRR)、共模抑制比 (CMRR)以及DC開環增益(AOL)。
靜態電流
靜態電流是指器件輸出電流等于零時其所消耗的電流。盡管IQ測試看起來相當簡單，但也必須注意確保良好的結果，尤其是在處理極高或極低IQ部件時。圖1是可 用來測試IQ及其它參數的三種實用電路，其必須考慮若干負載電流情況。這包括測試環路中的反饋電流。實際上，反饋電阻器Rf也能給器件帶來負載，影響IQ 測量。
圖1 這三款電路可用來測量靜態電流(IQ)
我們以測試OPA369運算放大器為例來說明這些電路。該部件的靜態電流是每通道1μA。輸入失調電壓為750μV。圖1中的雙運算放大器環路電路 可為被測試器件的輸出提供750.75mV 的電壓。這種輸入電壓可使Rf通過15μA 的電流。該電流來自電源，會給任何測量增加誤差。因此在進行IQ測量之前，必須采取措施確保輸出電流真的等于零。
自測試電路不是測量極低靜態電流的效電路，因為輸出必須提供反饋電流。在該實施過程中，輸出必須根據增益后的電壓失調 VOS調整(并非易事)，或者需要斷開以上原理圖中的 50Ω 電阻器，以消除反饋電流。雙放大器環路可通過增加另一個放大器來達到零輸出要求。精心選擇低輸入偏置電流環路放大器，可使輸出電流產生的誤差非常小。
此外，三運算放大器環路也可幫您測量IQ，但要注意被測量器件輸出端的1MΩ電阻器，這將成為一個問題，因為無論測量哪種參數，它總是一個寄生負載。如果測 量輸出負載電流，該電阻器就代表一個附加負載。此外，還必須考慮該電阻器的噪聲問題，在0.1Hz至10kHz的頻率下1MΩ電阻器的噪聲為85μVp- p。使用100kΩ電阻器可將噪聲降低至27μVp-p。因此，降低電阻器值可降低噪聲，但被測量器件輸出端的寄生電阻器負載隨后會更明顯。
電壓失調
VOS測試是測量運算放大器大多數其它DC技術參數的基礎。因此要格外注意測試電路，以確保在測試其它參數時電路也能良好工作。如果沒有選擇好該測試配置，會影響到其它DC測量。
VOS 的定義方式有多種，常見方式包括：“無輸入信號或無電源電阻時提供零輸出電壓所需的差分DC輸入電壓”(參考資料2)，或者“在任一輸入端至接地的路徑中 無其它輸入信號及電阻為零時提供零輸出電壓所需的差分DC輸入電壓”(參考資料3)。另一種定義方式為“在輸入偏置電流為零時在運算放大器輸出端提供零電 壓所需的差分DC輸入電壓”，這是測量輸入失調電壓的理想理論方法，并不具有實踐意義，因為零輸入偏置電流的運算放大器并不存在。
根據以上定義，您既可將低輸出、高精度、高分辨率的可變電壓電源連接至運算放大器的輸入端，也可調節輸入電壓，直到輸出電壓為零。那么輸入失調電壓就只是所應用輸入電壓的反選。
這種方法存在兩個嚴重問題。在測試具有極高開環增益的運算放大器時，必須確保電壓電源的分辨率小于1微伏才能保證獲得任意程度的可重復性。此外，還必須使用 迭代接近法使輸出電壓為零。系統中的噪聲會耦合到電壓電源和運算放大器中，使高速自動化測試環境下的測量和控制幾乎無法實現。
圖2 使用該電路測量電壓失調 VOS
由于理想方法的這些問題，因此在工作臺測試環境下所選擇的常用方法是將被測試器件放在反相增益配置中，如圖2所示。這種方法的優勢在于不僅被測試器件很穩定，而且通常不需要額外的補償。
此外，測試電路可能還需要在非反相輸入與接地之間提供一個50Ω電阻器，以抵消輸入偏置電流。不過，對于輸入偏置電流極低的運算放大器而言，該電阻器的 真正“貢獻”就是增加噪聲。對于100pA的器件來說，沒有該電阻器時附加誤差只有0.005μV。這種抵消作用只有在偏置電流的方向和量級都相等時才起 作用。
圖2中的電路是圖1中自測試求和點方法的簡略，但沒有電阻器R1和R2。該電路對大多數運算放大器來說具備固有的穩定性，其通?？蓧旱谷魏螡撛诘牟蛔?，使之成為測試電路。
如果使用圖2中的測試電路進行其它測試，其缺點就會顯現。例如，圖2中的電路會對測量IQ和AOL等其它參數產生影響。
這種未驅動的電路會導致VOS誤差，誤差值等于(VOS* 閉環增益)* AOL(單位是V/V)。該誤差可能無關緊要，也可通過應用適當的VIN使VOUT為0.0V來降低。
可使用以下計算公式 1 調整所需輸出的輸出端誤差補償公式。
公式1：
VOUT= (2 * ASJ+ ACL- ASJ) * VOUT(理想)
其中ASJ是求和點增益，ACL是閉環增益。
通常可在測試環路中使用一個附加放大器，如圖1雙放大器環路所示。這種配置接近VOS定義的要求。被測試器件的輸出保持在環路放大器至接地的VOS之內。 如果環路放大器支持VOS調節，或者您可通過控制非反相輸入來消除失調，就可以不管環路放大器的失調。通過這種方法，您就可使被測試器件的輸出為零。在 VOUT端測得的電壓為1001*VOS。除非有負載連接至被測試器件的輸出端，否則該輸出必須只提供環路放大器輸入偏置電流。在測量靜態電流時，這對于 低IQ部件而言是個重要的注意事項。在前面的兩款電路中，被測試器件必須將反饋電流提供給Rf。
通過將環路放大器的非反相輸入連接至可編程電壓電源，便可測量運算放大器的其它性能參數，例如AOL、輸出擺幅和CMRR。由于環路控制電壓是變化的，因此被測試器件的輸出會嘗試與控制電壓匹配。
注意，雙放大器環路有以下缺點：
比自測試電路更復雜; 需要環路補償，因為電路本身并不穩定; 只能在環路放大器的共模范圍內控制被測試器件的輸出。
如果環路未得到適當補償，電路就會振蕩。您可通過與Rf并聯一個適當的電容器來穩定環路。為環路放大器布置適當的RC組合也能穩定環路。我們將在以后的文章中探討該環路補償問題。
雙放大器環路測試法的一種變化形式為三放大器環路，其可通過電流引導實現對被測試器件輸出電壓的控制。該環路的補償可通過第二個環路放大器的RC組合進行設 置。與在雙運算放大器電路中一樣，被測試器件的電壓失調也是在VOUT端測量，而且VOUT是電壓失調的1001倍。該電路拓撲可解決前一種電路的被測試 器件輸出擺幅限制問題。如果需要更大的輸出擺幅，可以減小與環路控制電壓串聯的電阻器。
注意，三放大器環路存在如下缺點：
比其它電路更復雜; 需要環路補償，因為電路本身不穩定; 被測試器件的輸出總是具有1MΩ的負載。
電源抑制比
PSRR是電源電壓變化與運算放大器輸入失調電壓變化的比值。簡單來說，就是運算放大器在特定范圍內抑制電源電壓變化的能力。由于需要失調電壓來完成該測 量，因此您可使用現有技術來測量VOS。圖1中的三種測試環路都可用來完成PSRR測量。方法是將電源+VS和-VS設置為被測試器件的電源電壓，并 測量1001*VOS。接下來，將電源電壓設置為被測試器件的電壓，然后再次測量1001*VOS。公式2和公式3是PSRR的計算方法。
公式2：
公式3：
在使用這種方法時，有些運算放大器需要考慮其它因素。這些運算放大器有足夠低的工作電壓，電源的中間點(零共模電壓)可超過低電源配置運算放大器所允許的 大共模電壓。有些軌至軌輸入器件有多個輸入級，可在這種條件下平穩工作，但它們會轉換至不同的輸入級，導致PSRR計算誤差。在這兩種放大器中，固定共模 電壓可防止共模飽和或輸入級轉換。為PSRR測試的這兩種測量方法保持恒定共模電壓，會產生一個可在PSRR計算過程中抵消的錯誤。這些器件所需的實際共 模電壓將根據放大器輸入級的拓撲變化而變化。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
