【導(dǎo)讀】基于深亞微米工藝的最新千兆級(jí)模擬電路對(duì)電源電壓的要求越來越低，在有些情況下，還不到 1 V。這些高頻電路往往需要較大的供電電流，因此，可能在散熱方面存在困難。設(shè)計(jì)目標(biāo)之一是使功耗降至電路性能絕對(duì)需要的水平。
開關(guān)模式 DC-DC 轉(zhuǎn)換器是最高效的電源，有些器件效率可超過95%，但其代價(jià)是電源噪聲，通常在較寬帶寬范圍內(nèi)都存在噪聲問題。通常用低壓差線性調(diào)節(jié)器(LDO)清除供電軌中的噪聲，但也需要，在功耗和增加的系統(tǒng)熱負(fù)荷之間做出權(quán)衡。為了緩解這些問題，使用 LDO 時(shí)，可使輸入和輸出電壓之間存在較小的壓差（裕量電壓）本文旨在討論低裕量電壓對(duì)電源抑制和總輸出噪聲的影響。
LDO 電源抑制與裕量
LDO 電源抑制比(PSRR)與裕量電壓相關(guān)——裕量電壓指輸入與輸出電壓之差。對(duì)于固定裕量電壓，PSRR 隨著負(fù)載電流的提高而降低，大負(fù)載電流和小裕量電壓條件下尤其如此。圖 1 所示為 ADM7160 超低噪聲、2.5 V 線性調(diào)節(jié)器在 200 mA 負(fù)載電流和 200 mV、300 mV、500 mV 和 1 V 裕量電壓條件下的 PSRR。
隨著裕量電壓的減小，PSRR 也會(huì)減小，壓差可能變得非常大。例如，在 100 kHz 下，裕量電壓從 1 V 變?yōu)?500 mV，結(jié)果將使PSRR 減少 5 dB。然而，裕量電壓的較小變化，從 500 mV 變?yōu)?00 mV，結(jié)果會(huì)導(dǎo)致 PSRR 下降 18 dB 以上。
圖1. ADM7160 PSRR 與裕量
圖 2 顯示了 LDO 的框圖。隨著負(fù)載電流的增加，PMOS 調(diào)整元件的增益會(huì)減小，它脫離飽和狀態(tài)，進(jìn)入三極工作區(qū)。結(jié)果使總環(huán)路增益減小，導(dǎo)致 PSRR 下降。裕量電壓越小，增益降幅越大。隨著裕量電壓繼續(xù)減小到一個(gè)點(diǎn)，此時(shí)，控制環(huán)路的增益降至 1，PSRR 降至 0 dB。
導(dǎo)致環(huán)路增益減小的另一個(gè)因素是通路中元件的電阻，包括FET的導(dǎo)通電阻、片內(nèi)互連電阻和焊線電阻。可以根據(jù)壓差推算出該電阻。例如，采用 WLCSP 封裝的 ADM7160 在 200 mA 下的最大壓差為 200 mV。利用歐姆定律，調(diào)整元件的電阻約為 1 Ω，可以把調(diào)整元件近似地當(dāng)作固定電阻與可變電阻之和。
流過該電阻的負(fù)載電流導(dǎo)致的壓差減去 FET 的漏極源極工作電壓。例如，在 1 Ω FET 條件下，200 mA 的負(fù)載電流會(huì)使漏極源極電壓下降 200 mV。在估算裕量為 500 mV 或 1 V 的 LDO 的PSRR 時(shí)，必須考慮調(diào)整元件上的壓差，因?yàn)檎{(diào)整 FET 的工作電壓實(shí)際上只有 300 mV 或 800 mV。
圖 2. 低壓差調(diào)節(jié)器的框圖
容差對(duì) LDO 裕量的影響
客戶通常要求應(yīng)用工程師幫助他們選擇合適的 LDO，以便在負(fù)載電流 Z 條件下從輸入電壓 Y 產(chǎn)生低噪聲電壓 X，但在設(shè)置這些參數(shù)時(shí)，往往忽略了輸入和輸出電壓容差這個(gè)因素。隨著裕量電壓值變得越來越小，輸入和輸出電壓的容差可能對(duì)工作條件造成巨大的影響。輸入和輸出電壓的最差條件容差始終會(huì)導(dǎo)致裕量電壓下降。例如，最差條件下的輸出電壓可能高 1.5%，輸入電壓可能低 3%。當(dāng)通過一個(gè) 3.8 V 源驅(qū)動(dòng) 3.3 V 的調(diào)節(jié)器時(shí)，最差條件裕量電壓為 336.5 mV，遠(yuǎn)低于預(yù)期值 500 mV。在最差條件負(fù)載電流為 200 mA 的情況下，調(diào)整 FET 的漏極源極電壓只有 136.5 mV。在這種情況下，ADM7160 的 PSRR 可能遠(yuǎn)遠(yuǎn)低于標(biāo)稱值 55 dB（10 mA 時(shí)）。
壓差模式下的 LDO 的 PSRR
客戶經(jīng)常會(huì)就 LDO 在壓差模式下的 PSRR 請(qǐng)教應(yīng)用工程師。開始時(shí)，這似乎是個(gè)合理的問題，但只要看看簡(jiǎn)化的框圖，就知道這個(gè)問題毫無意義。當(dāng) LDO 工作于壓差模式時(shí)，調(diào)整 FET 的可變電阻部分為零，輸出電壓等于輸入電壓與通過調(diào)整 FET 的RDSON 的負(fù)載電流導(dǎo)致的壓降之差。LDO 不進(jìn)行調(diào)節(jié)，而且沒有增益來抑制輸入端的噪聲；只是充當(dāng)一個(gè)電阻。FET 的 RDSON與輸出電容一起形成一個(gè) RC 濾波器，提供少量殘余 PSRR，但一個(gè)簡(jiǎn)單的電阻或鐵氧體磁珠即可完成同一任務(wù)，而且更加經(jīng)濟(jì)高效。
在低裕量工作模式下維持性能
在低裕量工作模式下，需要考慮裕量電壓對(duì) PSRR 的影響，否則，會(huì)導(dǎo)致輸出電壓噪聲水平高于預(yù)期。如圖 3 所示的 PSRR與裕量電壓關(guān)系曲線通常可在數(shù)據(jù)手冊(cè)中找到，而且可以用來確定給定條件下可以實(shí)現(xiàn)的噪聲抑制量。
圖 3. PSRR 與裕量電壓的關(guān)系
然而，有時(shí)候，通過展示 LDO 的 PSRR 如何有效濾除源電壓中的噪聲，可以更加容易地看到這種信息的利用價(jià)值。下面的曲線圖展示了 LDO 在不同裕量電壓下時(shí)，對(duì)總輸出噪聲的影響。
圖 4 展示的是 2.5 V ADM7160 在 500 mV 裕量和 100 mA 負(fù)載條件下，相對(duì)于 E3631A 臺(tái)式電源的輸出噪聲，該臺(tái)式電源在 20 Hz至 20 MHz 范圍內(nèi)的額定噪聲低于 350 μV-rms。1 kHz 以下的許多雜散為與 60 Hz 線路頻率整流相關(guān)的諧波。10 kHz 以上的寬雜散來自產(chǎn)生最終輸出電壓的 DC-DC 轉(zhuǎn)換器。1 MHz 以上的雜散源于環(huán)境中與電源噪聲不相關(guān)的 RF 源。在 10 Hz 至 100 kHz范圍內(nèi)，這些測(cè)試所用電源的實(shí)測(cè)噪聲為 56 μV rms，含雜散為104 μV。LDO 抑制電源上的所有噪聲，輸出噪聲約為 9 μV-rms。
圖 4. ADM7160 噪聲頻譜密度（裕量為 500 mV）
當(dāng)裕量電壓降至 200 mV 時(shí)，隨著高頻 PSRR 接近 0 dB，100 kHz以上的噪聲雜散開始穿過噪底。噪聲略升至 10.8 μV rms。隨著裕量降至 150 mV，整流諧波開始影響輸出噪聲，后者升至 12 μV rms。在大約 250 kHz 處出現(xiàn)幅度適中的峰值，因而盡管總噪聲的增加量并不大，但敏感電路也可能受到不利影響。隨著裕量電壓進(jìn)一步下降，性能受到影響，與整流相關(guān)的雜散開始在噪聲頻譜中顯現(xiàn)出來。圖 5 所示為 100-mV 裕量條件下的輸出。噪聲已上升至 12.5 μV rms。諧波所含能量極少，因此，雜散噪聲只是略有增加，為 12.7 μV rms。
圖 5. ADM7160 噪聲頻譜密度（裕量為 100 mV）
當(dāng)裕量為 75 mV 時(shí)，輸出噪聲受到嚴(yán)重影響，整流諧波出現(xiàn)在整個(gè)頻譜中。Rms 噪聲升至 18 μV rms，噪聲與雜散之和升至 27μV rms。超過~200 kHz 范圍的噪聲被衰減，因?yàn)?LDO 環(huán)路無增益，充當(dāng)一個(gè)無源 RC 濾波器。當(dāng)裕量為 65 mV 時(shí)，ADM7160采用壓差工作模式。如圖 6 所示，ADM7160 的輸出電壓噪聲實(shí)際上與輸入噪聲相同。現(xiàn)在，rms 噪聲為 53 μV rms，噪聲與雜散之和為 109 μV rms。超過~100 kHz 范圍的噪聲被衰減，因?yàn)長(zhǎng)DO 充當(dāng)一個(gè)無源 RC 濾波器。
圖 6. ADM7160 在壓差模式下的噪聲頻譜密度
高 PSRR、超低噪聲 LDO
如 ADM7150 超低噪聲、高 PSRR 調(diào)節(jié)器一類的新型 LDO 實(shí)際上級(jí)聯(lián)了兩個(gè) LDO，因此，結(jié)果得到的 PSRR 約為各個(gè)級(jí)之和。這些 LDO 要求略高的裕量電壓，但能夠在 1 MHz 條件下實(shí)現(xiàn)超過 60 dB 的 PSRR，較低頻率下，PSRR 可以遠(yuǎn)超 100 dB。圖 7 所示為一個(gè) 5 V 的 ADM7150 的噪聲頻譜密度，其負(fù)載電流為 500 mA，裕量為 800 mV。10 Hz 至 100 kHz 范圍內(nèi)，輸出噪聲為 2.2 μV rms。隨著裕量降至 600 mV，整流諧波開始顯現(xiàn)，但當(dāng)輸出噪聲升至 2.3 μV rms 時(shí)，其對(duì)噪聲的影響很小。
圖7. ADM7150 噪聲頻譜密度（裕量為 800 mV）
當(dāng)裕量為 500 mV 時(shí)，可在 12 kHz 處明顯看到整流諧波和峰值，如圖 8 所示。輸出電壓噪聲升至 3.9 μV rms。
圖 8. ADM7150 噪聲頻譜密度（裕量為 500 mV）
當(dāng)裕量為 350 mV 時(shí)，LDO 采用壓差工作模式。此時(shí)，LDO 再也不能調(diào)節(jié)輸出電壓，充當(dāng)一個(gè)電阻，輸出噪聲升至近 76 μVrms，如圖 9 所示。只有 FET 的 RDSON和輸出端的電容形成的極點(diǎn)衰減輸入噪聲。
圖 9. ADM7150 在壓差模式下的噪聲頻譜密度
結(jié)論
現(xiàn)代 LDO 越來越多地用于清除供電軌中的噪聲，這些供電軌通常通過可以在較寬頻譜下產(chǎn)生噪聲的開關(guān)調(diào)節(jié)器實(shí)現(xiàn)。開關(guān)調(diào)節(jié)器以超高的效率形成這些電壓軌，但本身耗能的 LDO 既會(huì)減少噪聲，也會(huì)導(dǎo)致效率下降。因此，應(yīng)盡量降低 LDO 的工作裕量電壓。
如前所述，LDO 的 PSRR 為負(fù)載電流和裕量電壓的函數(shù)，會(huì)隨負(fù)載電流的增加或裕量電壓的減少而減少，因?yàn)椋谡{(diào)整管的工作點(diǎn)從飽和工作區(qū)移至三極工作區(qū)時(shí)，環(huán)路增益會(huì)下降。
通過考慮輸入源噪聲特性、PSRR 和最差條件容差，設(shè)計(jì)師可以優(yōu)化功耗和輸出噪聲，為敏感型模擬電路打造出高效的低噪聲電源。
在裕量電壓超低的條件下，輸入和輸出電壓的最差條件容差可能對(duì) PSRR 形成影響。在設(shè)計(jì)時(shí)充分考慮最差條件容差可以確保可靠的設(shè)計(jì)，否則設(shè)計(jì)的具有較低的 PSRR 的電源解決方案，其總噪聲也會(huì)高于預(yù)期。
推薦閱讀：
推薦閱讀：
