【導(dǎo)讀】振鈴是怎么產(chǎn)生的，知道了這點我們就知道采取什么措施來避免運放電路的振鈴的產(chǎn)生。我們先來看一個運算放大電路的例子，如下圖所示：為一個同相比例放大電路，信號源頻率為10K,幅值1V的方波。運放采用雙電源供電。
想必大家都學(xué)過運算放大電路，然而電路參數(shù)稍微處理不好便會導(dǎo)致你設(shè)計的運算電路效果大大折扣。振鈴在運算放大電路中是經(jīng)常出現(xiàn)的問題，因為參數(shù)的問題或者PCB板硬件本身的問題，往往導(dǎo)致你設(shè)計的放大電路不放大反而振蕩，振蕩電路不振蕩反而放大，大學(xué)的時候?qū)嶒炇依蠋熅褪沁@么嘲笑我們的，哈哈。
剛下班，回家也沒什么事兒，索性就加會兒班，寫個博客，分享自己在這方面的理解，同時呢也做為自己的硬件學(xué)習(xí)筆記吧，我今天分享得就是運放電路振鈴產(chǎn)生的原因，以及解決辦法。下面我們開始吧。
振鈴產(chǎn)生的原因
振鈴是怎么產(chǎn)生的，知道了這點我們就知道采取什么措施來避免運放電路的振鈴的產(chǎn)生。我們先來看一個運算放大電路的例子，如下圖所示：為一個同相比例放大電路，信號源頻率為10K,幅值1V的方波。運放采用雙電源供電。
上圖所示的參數(shù)下，其輸出波形如下圖所示，輸出波形還算理想，幅值為2V,符合設(shè)計所想。但是你要明白仿真軟件的仿真結(jié)論實在器件理想化的情況下建立的，所以此處的運放也是理想運放，不存在寄生電感電容電阻等，所以仿真結(jié)果趨于理想化。當器件焊接到PCB板上以后，PCB板的各種寄生參數(shù)都會影響運放的外圍參數(shù)，同時現(xiàn)實中使用的運放也不是理想化的，這連兩個因素使運放往往不以我們所期待的方式運行。我們今天要講的運放電路的振鈴，就是從PCB板的寄生參數(shù)出發(fā)去分析它產(chǎn)生的原因。
運放振鈴產(chǎn)的原因就是由于反向輸入端的寄生電容與反饋電阻構(gòu)成了一個低通濾波器，大家知道低通濾波器會導(dǎo)致相位滯后。而運算放大器呢，又是一個無腦的東西，它不知道人們把它接成了什么樣子，它只知道吧同相端與反相端的電壓差值放大無窮大倍，然而放大倍數(shù)又不可能無窮大，這就得益于輸出端的反饋回路。當輸出電壓過大時，反饋到反相端的電壓也會變大，進而輸出端電壓減小，當輸出端電壓過小時，反饋到反相端的電壓就變小，進而使輸出端的電壓增大，這樣的一個過程如此往復(fù)形成一個動態(tài)平衡，保持輸出端電壓穩(wěn)定。
但是當反饋回路出現(xiàn)了延遲，會出現(xiàn)什么情況呢?那就是輸出端的電壓已經(jīng)到達預(yù)定電壓值了，可是由于反饋回路上的延遲，運放認為輸出端的電壓還沒增加到達預(yù)定電壓，還在繼續(xù)增大輸出電壓，當運放反應(yīng)過來之后又發(fā)現(xiàn)輸出電壓過大，又開始減小輸出電壓，當輸出端的電壓已經(jīng)減小到達預(yù)定電壓值了，同樣由于延遲的存在，運放認為輸出端的電壓還沒減小到預(yù)定電壓，當運放反應(yīng)過來時輸出電壓又低于預(yù)定電壓了，然后又開始增大輸出電壓。循環(huán)往復(fù)，這就產(chǎn)生了振鈴。這一節(jié)我們講了振鈴產(chǎn)生的原因，下一節(jié)我們就來看看振鈴到底是什么樣的。
見識振鈴
上面我們說了振鈴產(chǎn)生的原因，下面我們就人為制造一個振鈴產(chǎn)生的條件：在反向輸入端并一個電容到地，讓其與反饋電阻構(gòu)成一個低通濾波器的延遲環(huán)節(jié)。如下圖所示：紅色圈住的部分為人為加入的反相端寄生電容10nF,其他參數(shù)不變。
參數(shù)設(shè)置完畢，我們來看下輸出波形，如下圖所示：
看不清楚?我們在來個特寫：振鈴就是這樣的，跟我們剛才分析的一樣。
產(chǎn)生振鈴的其他原因
上面我們說到了產(chǎn)生振鈴的原因是反相輸入端的寄生電容，除了這個原因還有其他什么原因會導(dǎo)致振鈴的產(chǎn)生呢?有的，
1、當你在使用示波器測量波形的時候，由于示波器探頭也存在寄生電容，這個電容與運放的輸出電阻也構(gòu)成了低通濾波的延遲環(huán)節(jié)，同樣的也會造成振鈴現(xiàn)象，我們來看圖：
來看看這種情況下的輸出波形，不出意外的，也出現(xiàn)了振鈴：
怎么解決示波器探頭的寄生電容的問題呢，總不能不用吧，當然不是，有錢的話可以買些有源探頭呀，只不過有點貴。不買也行，就教你一個方法，在是示波器探頭上串一個電阻，破壞掉低通濾波器的形成環(huán)境，因為是示波器的探頭阻抗很大，串一個電阻進去，對測量結(jié)果基本沒影響，好了不多說，上圖：
再來看看輸出波形，振鈴現(xiàn)象是不是明顯改善了呀，想要盡量改善振鈴甚至避免振鈴現(xiàn)象就要合理的設(shè)置參數(shù)，這里就不一點一點修改參數(shù)了，只指明一個方向，具體電路具體分析。
2、運放本身的容性負載，也會導(dǎo)致振鈴的產(chǎn)生，其具體解決方法同1，這里就不做過多的分析解釋。
PCB板上運放的反相輸入端不要覆銅
為什么呢? 就是我們前面說的，反相輸入端如果覆銅的話會導(dǎo)致反相輸入端存在寄生電容，這也是振鈴產(chǎn)生的重要原因。而同相輸入端則可以覆銅，因為同相端即使存在延遲也不會導(dǎo)致振鈴產(chǎn)生。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
還沒使用SiC FET？快來看看本文，秒懂SiC FET性能和優(yōu)勢！
國民技術(shù)匯聚11大主題與2款新品添彩ELEXCON 2022
貿(mào)澤豐富的射頻無線設(shè)計資源為工程師設(shè)計提供強大支持
RS瑞森半導(dǎo)體高壓MOS在開關(guān)電源中的應(yīng)用
